IBM hat soeben etwas geschafft, von dem die Halbleiterindustrie dachte, es sei noch Jahre entfernt: den Nachweis einer funktionierenden Chiptechnologie, die die 1-Nanometer-Grenze durchbricht. Der IBM-Sub-1-nm-Chip, der auf einem 0,7-Nanometer-Knoten arbeitet, ist nicht einfach nur eine kleinere Version dessen, was es zuvor gab. Er stellt eine grundlegend andere Art dar, Transistoren zu bauen – und könnte in den nächsten zehn Jahren verändern, was in der KI-Berechnung, in energieeffizienten Rechenzentren und in der Unterhaltungselektronik möglich ist.
Summary
Wichtigste Erkenntnisse
- IBM hat die weltweit erste Sub-1-Nanometer-Chiptechnologie vorgestellt, die auf einem 0,7-nm-Knoten mit einer neuen Nanostack-Architektur arbeitet.
- Der Chip bringt fast 100 Milliarden Transistoren auf eine Fläche in Fingernagelgröße, indem er sie vertikal in 3D-Schichten stapelt.
- Im Vergleich zum 2-nm-Vorgänger von IBM bietet das neue Design bis zu 50 % höhere Leistung oder bis zu 70 % höhere Energieeffizienz.
- Der On-Chip-SRAM-Speicher zeigte eine Skalierung von 40 %, eine wichtige Kennzahl für die Unterstützung von KI-Workloads.
- Dies ist ein Forschungsmeilenstein, kein kommerzielles Produkt – IBM schätzt, dass die Produktion innerhalb von fünf Jahren beginnen könnte, wenn sich der Ansatz im Wettbewerb skalieren lässt.
IBM kündigt den weltweit ersten Sub-1-Nanometer-Chip an
Die Ankündigung erfolgte am 25. Juni 2026 und warf sofort die Frage auf, mit der sich die Chipindustrie seit Jahren leise auseinandersetzt: Ist das Mooresche Gesetz tatsächlich am Ende, oder hat jemand gerade eine Umleitung gefunden?
IBMs Antwort ist zumindest vorerst eine Umleitung – und eine dramatische. Der 0,7-nm-Knoten ist kein inkrementeller Schritt. Er überschreitet eine Schwelle, die viele Ingenieure als praktische Grenze der Skalierung von Siliziumtransistoren betrachteten. Um dorthin zu gelangen, hat IBM Transistoren nicht einfach im herkömmlichen Sinne verkleinert. Das Unternehmen hat die gesamte Architektur von Grund auf neu aufgebaut.
Durchbruch bei der 0,7-nm-Knoten-Technologie
Der aktuelle Industriestandard liegt bei etwa 2 Nanometern – bereits unvorstellbar klein, ungefähr so breit wie einige wenige Atome. IBMs neue Technologie liegt bei 0,7 nm und ist damit die weltweit erste bekannte Chiptechnologie unterhalb der 1-Nanometer-Marke. Um das einzuordnen: Ein Nanometer ist ein Milliardstel Meter, und Transistoren in diesem Maßstab arbeiten an der Grenze dessen, was die klassische Physik noch problemlos zulässt.
Jay Gambetta, Direktor der IBM Research und IBM Fellow, nannte dies „einen Meilenstein in der Computertechnik, der die Technologie über die Nanometer-Ära hinaus auf die Skala von Atomen bringt“. Seine Worte haben Gewicht – IBM verfügt über eine lange Erfolgsbilanz bei Halbleiter-Innovationen, und die Forschungsgemeinschaft nimmt diese Ankündigungen ernst, selbst wenn die kommerziellen Zeitpläne noch unklar sind.
Nanostack-Architektur und 3D-Transistorstapelung
Das Geheimnis hinter dem Durchbruch ist das, was IBM die Nanostack-Architektur nennt – das erste dreidimensionale, auf Nanosheets basierende Transistordesign der Branche. Anstatt Transistoren weiterhin auf einer flachen, zweidimensionalen Ebene zu verkleinern (der Ansatz, der den Chipfortschritt seit Jahrzehnten vorantreibt), stapelt und staffelt IBM sie vertikal in 3D-Schichten mithilfe einer Technik namens 3D-sequenzielle Integration.
Professor Alan Woodward, Informatiker an der Universität Surrey, bot einen anschaulichen Vergleich: Wenn bestehende 3D-Chip-Bemühungen von Konkurrenten wie Samsung und Intel dem Äquivalent von 30- bis 50-stöckigen Gebäuden entsprechen, ist IBMs NanoStack-Vorschlag wie ein 100-stöckiger Wolkenkratzer. „Ich denke, man kann mit Fug und Recht sagen, dass IBMs Vorschläge die ehrgeizigsten sind“, sagte er.
Dieser Ehrgeiz bringt echte technische Herausforderungen mit sich. Wärme ist ein bedeutendes Problem – Transistoren erzeugen sie beim Schalten, und in dichten vertikalen Stapeln hat diese Wärme keinen einfachen Weg nach außen. Es gibt auch Probleme bei der Trennung der Schichten: Wenn die Isolierschichten zwischen den Transistoren zu dünn sind, können die Transistoren nicht mehr richtig abschalten. IBMs Fähigkeit, diese Probleme in großem Maßstab zu bewältigen, wird darüber entscheiden, ob diese Technologie tatsächlich in die Produktion gelangt.
Technische Fortschritte und Leistungskennzahlen
Die wichtigsten Kennzahlen sind nach jedem Maßstab beeindruckend.
Transistordichte und Chipgröße
Das Nanostack-Design bringt fast 100 Milliarden Transistoren auf einen Chip ungefähr in der Größe eines menschlichen Fingernagels. Diese Dichte wird durch den vertikalen Ansatz möglich – das Stapeln von Schichten, die ein herkömmliches flaches Design in diesem Maßstab einfach nicht aufnehmen könnte.
Leistungs- und Energieeffizienzgewinne
Im Vergleich zum eigenen 2-nm-Vorgänger von IBM liefert der 0,7-nm-Chip bis zu 50 % höhere Leistung oder alternativ bis zu 70 % höhere Energieeffizienz bei gleicher Arbeitslast. Die Formulierung „Leistung oder Effizienz“ ist bewusst gewählt: Chipdesigner können dieselbe zugrunde liegende Architektur je nach Anwendungsanforderung auf reine Geschwindigkeit oder auf geringeren Stromverbrauch optimieren.
Diese Flexibilität ist derzeit enorm wichtig. Der Boom generativer KI hat den Stromverbrauch von Rechenzentren zu einem der drängendsten Probleme der Techbranche gemacht. Serverfarmen belasten Stromnetze und erfordern Kühlung im industriellen Maßstab. Ein Chip, der dieselbe Rechenleistung mit 70 % weniger Energie erbringt, ist nicht nur ein technischer Erfolg – er ist eine potenzielle Antwort auf eine sehr teure, sehr reale Infrastrukturkrise.
SRAM-Skalierung für KI-Workloads
Über die reine Rechenleistung hinaus validierte IBM den Nanostack-Ansatz mit funktionierenden CMOS-Invertern und demonstrierte eine Skalierung von 40 % beim SRAM – dem schnellen On-Chip-Speicher, der Daten direkt an den Prozessor liefert. Für KI-Workloads, bei denen Modelle ständig enorme Datenmengen aus dem Speicher abrufen, ist schneller und dichter On-Chip-Speicher ebenso wichtig wie die Anzahl der Transistoren selbst. Eine Verbesserung der SRAM-Skalierung um 40 % auf diesem Knoten ist ein bedeutendes Signal dafür, dass die Architektur für die derzeit wichtigsten Workloads geeignet ist.
Entwicklung, Produktionsausblick und Branchenkooperation
Diese Technologie wird in einer führenden Forschungseinrichtung in Albany, New York, entwickelt, die bald ein ASML-High-NA-EUV-Lithographiesystem beherbergen wird – die derzeit fortschrittlichste Chipdruckmaschine, die Schaltkreise mit der Präzision herstellen kann, die dieser Knoten erfordert. Die Verfügbarkeit und Einsatzbereitschaft von High-NA-EUV-Anlagen ist selbst ein Faktor dafür, wie schnell diese Forschung in Richtung Produktion übergehen kann.
Zeitrahmen für die Produktion
IBM schätzt, dass die Produktion innerhalb von fünf Jahren möglich sein könnte, sofern sich der Nanostack-Ansatz als skalierbar erweist und kein Wettbewerber diesen Meilenstein zuerst erreicht. Diese bedingte Formulierung ist ehrlich – die Skalierung eines Forschungsprototyps zur Hochvolumenfertigung ist eine völlig andere Herausforderung als seine Demonstration im Labor. Die Geschichte der Halbleiterentwicklung ist voll von beeindruckenden Forschungsdurchbrüchen, die länger als erwartet brauchten, um zu Produkten zu werden – oder es nie wurden.
Kooperationspartner
IBM verfolgt dies nicht allein. Lam Research, Tokyo Electron und SCREEN Semiconductor Solutions arbeiten alle an der Prozessentwicklung mit, die erforderlich ist, um Nanostack in eine fertigungstaugliche Technologie zu überführen. Dies sind große Namen in der Halbleiterausrüstung – ihre Beteiligung signalisiert, dass das Branchenökosystem dies ernst nimmt und nicht als reine Forschungskuriosität betrachtet.
Was diese Zusammenarbeit bedeutsam macht, ist das, was sie über die Herstellbarkeit aussagt. Partnerschaften mit Ausrüstern in diesem Stadium deuten darauf hin, dass IBM bereits über das Prozessengineering für die Produktion nachdenkt und nicht nur über die Physik des Bauelements selbst. Weltklasse-Ausrüster früh mit ins Boot zu holen, ist genau das, was ein Unternehmen tut, wenn es glaubt, dass ein Forschungsdurchbruch einen glaubwürdigen Weg zur Kommerzialisierung hat.
Gambetta beschrieb die architektonische Verschiebung in großen Linien: „Mit unserer neuen Nanostack-Architektur bauen wir nicht nur kleinere Transistoren, wir erfinden neu, wie Chips gebaut werden, um deutlich mehr Leistung und Energieeffizienz zu liefern.“ Wenn sich diese Neuerfindung im Produktionsmaßstab bewährt, könnte sie das Mooresche Gesetz für mindestens ein weiteres Jahrzehnt über das hinaus verlängern, was die meisten Analysten erwartet hatten – und dabei die Ökonomie von KI-Hardware grundlegend verändern.
FAQ
Was ist die Bedeutung von IBMs 0,7-Nanometer-Chip?
Es handelt sich um die weltweit erste Sub-1-Nanometer-Chiptechnologie, die eine neuartige 3D-Nanostack-Architektur nutzt, welche eine deutlich höhere Transistordichte – fast 100 Milliarden auf einem Chip in Fingernagelgröße – und eine verbesserte Energieeffizienz im Vergleich zu früheren Generationen ermöglicht.
Wie unterscheidet sich IBMs Nanostack-Architektur von herkömmlichen Chipdesigns?
Anstatt Transistoren auf einer flachen, zweidimensionalen Oberfläche zu verkleinern, stapelt und staffelt IBMs Nanostack-Ansatz sie vertikal in 3D-Schichten mithilfe von 3D-sequenzieller Integration. Dies erhöht die Transistordichte, ohne sich ausschließlich auf die laterale Miniaturisierung zu stützen, die sich den physikalischen Grenzen nähert.
Welche Leistungsverbesserungen bietet IBMs neuer Chip im Vergleich zu 2-nm-Chips der vorherigen Generation?
Der 0,7-nm-Chip bietet bis zu 50 % höhere Leistung oder bis zu 70 % höhere Energieeffizienz im Vergleich zum 2-nm-Vorgänger von IBM, abhängig davon, wie die Architektur für eine bestimmte Anwendung konfiguriert wird.
Wann könnte IBMs Sub-1-nm-Chiptechnologie kommerziell produziert werden?
IBM schätzt, dass die Produktion innerhalb von fünf Jahren erfolgen könnte, sofern sich die Nanostack-Technologie als skalierbar für die Hochvolumenfertigung erweist und gegenüber Fortschritten anderer Halbleiterunternehmen wettbewerbsfähig bleibt.
{„@context“:“https://schema.org“,“@type“:“FAQPage“,“mainEntity“:[{„@type“:“Question“,“name“:“Was ist die Bedeutung von IBMs 0,7-Nanometer-Chip?“,“acceptedAnswer“:{„@type“:“Answer“,“text“:“Es handelt sich um die weltweit erste Sub-1-Nanometer-Chiptechnologie, die eine neuartige 3D-Nanostack-Architektur nutzt, welche eine deutlich höhere Transistordichte – fast 100 Milliarden auf einem Chip in Fingernagelgröße – und eine verbesserte Energieeffizienz im Vergleich zu früheren Generationen ermöglicht.“}},{„@type“:“Question“,“name“:“Wie unterscheidet sich IBMs Nanostack-Architektur von herkömmlichen Chipdesigns?“,“acceptedAnswer“:{„@type“:“Answer“,“text“:“Anstatt Transistoren auf einer flachen, zweidimensionalen Oberfläche zu verkleinern, stapelt und staffelt IBMs Nanostack-Ansatz sie vertikal in 3D-Schichten mithilfe von 3D-sequenzieller Integration. Dies erhöht die Transistordichte, ohne sich ausschließlich auf die laterale Miniaturisierung zu stützen, die sich den physikalischen Grenzen nähert.“}},{„@type“:“Question“,“name“:“Welche Leistungsverbesserungen bietet IBMs neuer Chip im Vergleich zu 2-nm-Chips der vorherigen Generation?“,“acceptedAnswer“:{„@type“:“Answer“,“text“:“Der 0,7-nm-Chip bietet bis zu 50 % höhere Leistung oder bis zu 70 % höhere Energieeffizienz im Vergleich zum 2-nm-Vorgänger von IBM, abhängig davon, wie die Architektur für eine bestimmte Anwendung konfiguriert wird.“}},{„@type“:“Question“,“name“:“Wann könnte IBMs Sub-1-nm-Chiptechnologie kommerziell produziert werden?“,“acceptedAnswer“:{„@type“:“Answer“,“text“:“IBM schätzt, dass die Produktion innerhalb von fünf Jahren erfolgen könnte, sofern sich die Nanostack-Technologie als skalierbar für die Hochvolumenfertigung erweist und gegenüber Fortschritten anderer Halbleiterunternehmen wettbewerbsfähig bleibt.“}}]}
Artikel mit Unterstützung künstlicher Intelligenz erstellt und von der Redaktion überprüft.
